한선
씨
☰
플레이그라운드
문서
번역
FPGA
튜토리얼
시각화
한선씨
Python
JavaScript
C
Rust
Go
Verilog
VHDL
→
Python
한선씨
JavaScript
C
Rust
Go
Verilog
VHDL
번역
준비됨
소스
함수 인사(이름) { 반환 "안녕, " + 이름 + "!" } 변수 결과 = 인사("세계") 출력값(결과) 변수 합 = 0 변수 i = 1 동안 (i <= 100) { 합 = 합 + i i = i + 1 } 출력값("1~100 합: " + 문자열변환(합))
⇄
결과