한선
씨
☰
플레이그라운드
문서
번역
FPGA
튜토리얼
시각화
예제:
3진 전가산기
D 플립플롭
6트릿 리플 캐리 가산기
불러오기
▶ 시뮬레이션
회로도 갱신
Verilog ↓
VHDL ↓
준비됨
한선씨 회로방언 편집기
// 으로 주석
시뮬레이션 중...
회로도
파형
Verilog
VHDL
로직 게이트 회로도
VCD 타이밍 다이어그램
Verilog 변환 결과
// 시뮬레이션 실행 후 변환 결과가 여기에 표시됩니다
VHDL 변환 결과
-- 시뮬레이션 실행 후 변환 결과가 여기에 표시됩니다
모듈:
—
포트:
—
신호:
—
클럭:
—
✓ 준비